晶圆级芯片可靠性测试后高电阻值异常如何询失效点？
作者：
网络
编辑：
网络
来源：
www.riukai.com
发布日期： 2020.07.08
所谓的WLCSP晶圆级芯片尺寸封装，全名Wafer Level Chip Scale Packaging，是指，直接将整片晶圆级封装制程完后，再进行切割，切完后封装体的尺寸等于原来晶粒的大小，后续利用重分布层（RDL），可直接将I/O拉出阵列锡球与PCB做连接。
也因随着轻薄短小的需求，WLCSP成为封装形式的主流，在WLCSP的封装体概念下衍生出Fan-in，Fan-out与Info等晶圆级封装体。然而，此类封装形式，在可靠度验证后，常见的失效模式，如锡球界面、吃锡不良，上板后应力匹配问题。
所以，当要确认WLCSP形式的元件，在可靠度验证后的失效点时，就更需要留意分析工具的时机点是否会有应力产生，免得反而破坏掉「命案现场」(原有的失效点)，导致更难确认失效真因。
以下这个案例，小编提出三步骤，告诉你失效分析工具该如何选择？特别是什么时机点，命案现场才能够清除，快速让失效点(defect)无所遁形。轻易找到失效真因。
步骤 : 定位
针对可靠度实验后产生高阻的WLCSP元件，利用Thermal EMMI故障点热辐射传导的相位差，定位到失效位置，是在Solder
Ball 地方。
第二步骤 : 显像
接着，为了不破坏「命案现场」，因此使用3D X-ray进行立体图(左下图)与断面图(右下图)显像，找到原来是锡球(Solder Ball)有损毁状况。
第三步骤 : 切片
在已确认Defect相对位置时，此时即可移除「命案现场」，使用低应力Plasma FIB工具，将失效断面切出并分析真因，找到原来是Solder Ball Crack状况，导致元件高阻值异常而失效。
客服微信